• Techo

[IC設計] sram read/write interface (讀寫介面)說明

在 IC design 的世界中勢必會使用到大量的 sram

我們不可能使用一大堆的DFF等級的 FIFO來存取資料

對於相同寬度的資料必須設計成透過 sram 存取的架構

由於這些固定尺寸的 sram 已經被設計成 hard macro

面積勢必會節省許多

下圖是一個使用 AXI protocal來存取 sram的接線圖

SRAM Signal list 

clk : sram clock 

wen : sram write enable, 此訊號拉為一代表寫入許可,為0代表讀取資料 

ceb : sram chip enable ,此訊號唯一時電路才會做動,是整個sram的開關

addr : sram address bus ,資料讀寫的地址

d : sram write data  ,欲寫入的資料

be : sram byte enable ,針對資料的哪一段 byte 進行寫入,為多個bit獨立控制daa的各個byte

q : sram read data ,資料讀取的輸出 port


DW_axi_gs Signal List

gclken : GS clock enable 

maddr : GS address output 

mread : GS read enable output 

mwrite : GS write enable output 

mdata : GS write data output 

mwstrb : GS byte strobe output

sdata : GS read data input

898 次瀏覽0 則留言

最新文章

查看全部

[科技產業] IC設計股價起飛中,我該換工作嗎?

一兩個月前接到高通 Qualcomm 的電話 說是要發offer給我 由於距離面試結束後已經過了四五個月 時機已不同所以一些因素我婉拒了這個 offer 但後來不斷有 recruiter 或是 headhunter 一直寄信給我 例如 Arm china, Nvidia, Google, SiFive 在這個時機點都瘋狂地找人 讓我不禁懷疑真正的IC設計時代難道現在才開始嗎? 我留下這篇文章來記錄

Logo2020.JPG