• Techo

[IC驗證] Add SystemVerilog assertion 極簡範例

SystemVerilog assertion rules 的極簡範例

透過 hook的方式將 dut_checker 掛上 dut

並將dut interface的所有訊號直接對接


module dut_checker(

input clk,

input reset_n

);


AST_FIFO_RD_EMPTY : assert property(

@(posedge clk) disable iff (!reset_n)

dut.fifo_empty |-> ~dut.fifo_read


) else

$display("[Assertion failed] You cannot read fifo when fifo is empty");


endmodule


bind dut dut_checker u_dut_checker(

.*

);


498 次瀏覽0 則留言

最新文章

查看全部

[科技產業] IC設計股價起飛中,我該換工作嗎?

一兩個月前接到高通 Qualcomm 的電話 說是要發offer給我 由於距離面試結束後已經過了四五個月 時機已不同所以一些因素我婉拒了這個 offer 但後來不斷有 recruiter 或是 headhunter 一直寄信給我 例如 Arm china, Nvidia, Google, SiFive 在這個時機點都瘋狂地找人 讓我不禁懷疑真正的IC設計時代難道現在才開始嗎? 我留下這篇文章來記錄

Logo2020.JPG